一级黄色片女人自慰,爱乃娜美在线观看,午夜一级黄色福利在线免费观看,天天做天天爰夜夜爽,正版香蕉视频,学生16女人毛片免费视频

MOSFET工作原理及其優(yōu)勢

金屬-氧化層半導(dǎo)體-場效晶體管，簡稱金氧半場效晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）是一種可以廣泛使用在模擬電路與數(shù)字電路的場效晶體管（field-effect transistor）。MOSFET依照其“通道”的極性不同，可分為n-type與p-type的MOSFET，通常又稱為NMOSFET與PMOSFET，其他簡稱尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。
 
工作原理：
    要使增強(qiáng)型N溝道MOSFET工作，要在G、S之間加正電壓及在D、S之間加正電壓VDS，則產(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。
    若先不接VGS（即VGS=0），在D與S極之間加一正電壓VDS，漏極D與襯底之間的PN結(jié)處于反向，因此漏源之間不能導(dǎo)電。如果在柵極G與源極S之間加一電壓VGS。此時(shí)可以將柵極與襯底看作閾值電壓、門限電壓），用符號VT表示（一般規(guī)定在ID=10uA時(shí)的VGS作為VT）。當(dāng)VGS繼續(xù)增大，負(fù)電荷增加，導(dǎo)電溝道擴(kuò)大，電阻降低，ID也隨之增加，并且呈較好線性關(guān)系，如圖4所示。此曲線負(fù)電荷。這層感應(yīng)的負(fù)電荷和P型襯底中的多數(shù)載流子（空穴電容器的兩個(gè)極板，而氧化物絕緣層作為電容器的介質(zhì)。當(dāng)加上VGS時(shí)，在絕緣層和柵極界面上感應(yīng)出正電荷，而在絕緣層和P型襯底界面上感應(yīng)出）的極性相反，所以稱為“反型層”，這反型層有可能將漏與源的兩N型區(qū)連接起來形成導(dǎo)電溝道。當(dāng)VGS電壓太低時(shí)，感應(yīng)出來的負(fù)電荷較少，它將被P型襯底中的空穴中和，因此在這種情況時(shí)，漏源之間仍然無電流ID。當(dāng)VGS增加到一定值時(shí)，其感應(yīng)的負(fù)電荷把兩個(gè)分離的N區(qū)溝通形成N溝道，這個(gè)臨界電壓稱為開啟電壓（或稱稱為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為，改變VGS來控制漏源之間的電阻，達(dá)到控制ID的作用。
   由于這種結(jié)構(gòu)在VGS=0時(shí)，ID=0，稱這種MOSFET為增強(qiáng)型。另一類MOSFET，在VGS=0時(shí)也有一定的ID（稱為IDSS），這種MOSFET稱為耗盡型。它的結(jié)構(gòu)如圖5所示，它的轉(zhuǎn)移特性，VP為夾斷電壓（ID=0）。
   耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離子，使在P型襯底的界面上感應(yīng)出較多的負(fù)電荷，即在兩個(gè)N型區(qū)中間的P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道，所以在VGS=0時(shí)，有VDS作用時(shí)也有一定的ID(IDSS）；當(dāng)VGS有電壓時(shí)（可以是正電壓或負(fù)電壓），改變感應(yīng)的負(fù)電荷數(shù)量，從而改變ID的大小。VP為ID=0時(shí)的-VGS，稱為夾斷電壓。
 
應(yīng)用優(yōu)勢：
   近年來由于MOSFET元件的性能逐漸提升，除了傳統(tǒng)上應(yīng)用于諸如微處理器、微控制器等數(shù)位訊號處理的場合上，也有越來越多類比訊號處理的積體電路可以用MOSFET來實(shí)現(xiàn)，以下分別介紹在數(shù)位電路和模擬電路中的應(yīng)用。
數(shù)位電路
   數(shù)位科技的進(jìn)步，如微處理器運(yùn)算效能不斷提升，帶給深入研發(fā)新一代MOSFET更多的動力，這也使得MOSFET本身的操作速度越來越快，幾乎成為各種半導(dǎo)體截止?fàn)顟B(tài)，這使得從電源功率損耗，只有在邏輯門主動元件中最快的一種。MOSFET在數(shù)位訊號處理上最主要的成功來自CMOS邏輯電路的發(fā)明，這種結(jié)構(gòu)最大的好處是理論上不會有靜態(tài)的（logic gate）的切換動作時(shí)才有電流通過。CMOS邏輯門最基本的成員是CMOS反相器（inverter），而所有CMOS邏輯門的基本操作都如同反相器一樣，同一時(shí)間內(nèi)必定只有一種晶體管（NMOS或是PMOS）處在導(dǎo)通的狀態(tài)下，另一種必定是端到接地端不會有直接導(dǎo)通的路徑，大量節(jié)省了電流或功率的消耗，也降低了積體電路的發(fā)熱量。
   MOSFET在數(shù)位電路上應(yīng)用的另外一大優(yōu)勢是對直流（DC）訊號而言，MOSFET的柵極端驅(qū)動芯片外負(fù)載（off-chip load）的驅(qū)動器阻抗為無限大（等效于開路），也就是理論上不會有電流從MOSFET的柵極端流向電路里的接地點(diǎn)，而是完全由電壓控制柵極的形式。這讓MOSFET和他們最主要的競爭對手BJT相較之下更為省電，而且也更易于驅(qū)動。在CMOS邏輯電路里，除了負(fù)責(zé)（driver）外，每一級的邏輯門都只要面對同樣是MOSFET的柵極，如此一來較不需考慮邏輯門本身的驅(qū)動力。相較之下，BJT的邏輯電路（例如最常見的TTL）就沒有這些優(yōu)勢。MOSFET的柵極輸入電阻無限大對于電路設(shè)計(jì)工程師而言亦有其他優(yōu)點(diǎn)，例如較不需考慮邏輯門輸出端的負(fù)載效應(yīng)（loading effect）。
模擬電路
   有一段時(shí)間，MOSFET并非模擬電路設(shè)計(jì)工程師的首選，因?yàn)槟M電路設(shè)計(jì)重視的性能參數(shù)，如晶體管的轉(zhuǎn)導(dǎo)（transconductance）或是電流的驅(qū)動力上，MOSFET不如BJT來得適合模擬電路的需求。但是隨著MOSFET技術(shù)的不斷演進(jìn)，今日的CMOS技術(shù)也已經(jīng)可以符合很多模擬電路的規(guī)格需求。再加上MOSFET因?yàn)榻Y(jié)構(gòu)的關(guān)系，沒有BJT的一些致命缺點(diǎn)，如熱破壞（thermal runaway）。另外，MOSFET在線性區(qū)的壓控電阻特性亦可在積體電路里用來取代傳統(tǒng)的多晶硅電阻（poly resistor），或是MOS電容本身可以用來取代常用的多晶硅—絕緣體—多晶硅電容（PIP capacitor），甚至在適當(dāng)?shù)碾娐房刂葡驴梢员憩F(xiàn)出電感（inductor）的特性，這些好處都是BJT很難提供的。也就是說，MOSFET除了扮演原本晶體管的角色外，也可以用來作為模擬電路中大量使用的被動元件（passive device）。這樣的優(yōu)點(diǎn)讓采用MOSFET實(shí)現(xiàn)模擬電路不但可以滿足規(guī)格上的需求，還可以有效縮小芯片的面積，降低生產(chǎn)成本。
    隨著半導(dǎo)體制造技術(shù)的進(jìn)步，對于整合更多功能至單一芯片的需求也跟著大幅提升，此時(shí)用MOSFET設(shè)計(jì)模擬電路的另外一個(gè)優(yōu)點(diǎn)也隨之浮現(xiàn)。為了減少在印刷電路板（Printed Circuit Board,PCB）上使用的積體電路數(shù)量、減少封裝成本與縮小系統(tǒng)的體積，很多原本獨(dú)立的類比芯片與數(shù)位芯片被整合至同一個(gè)芯片內(nèi)。MOSFET原本在數(shù)位積體電路上就有很大的競爭優(yōu)勢，在類比積體電路上也大量采用MOSFET之后，把這兩種不同功能的電路整合起來的困難度也顯著的下降。另外像是某些混合訊號電路（Mixed-signal circuits），如類比/數(shù)位轉(zhuǎn)換器（Analog-to-Digital Converter,ADC），也得以利用MOSFET技術(shù)設(shè)計(jì)出效能更好的產(chǎn)品。
   近年來還有一種整合MOSFET與BJT各自優(yōu)點(diǎn)的制程技術(shù)：BiCMOS（Bipolar-CMOS）也越來越受歡迎。BJT元件在驅(qū)動大電流的能力上仍然比一般的CMOS優(yōu)異，在可靠度方面也有一些優(yōu)勢，例如不容易被“驅(qū)動能力的積體電路產(chǎn)品會使用BiCMOS技術(shù)靜電放電”（ESD）破壞。所以很多同時(shí)需要復(fù)噪聲號處理以及強(qiáng)大電流來制作。